Zen 4

AMD Zen 4

Informations générales

Production	27 septembre 2022
Concepteur	AMD
Fabricant	TSMC

Taille du cache

Niveau 1	32 KB instructions (par coeur) 32 KB données (par coeur)
Niveau 2	1 MB (par coeur)
Niveau 3	32 MB (par CCD) 96 MB (par CCD avec 3D V-Cache) 16 MB (dans les APU)

Spécifications physiques

Finesse de gravure	TSMC N5 (CCDs) TSMC N6 (puce I/O) 5-7 nm
Cœur	PC de bureau : 4 à 16 HEDT : 24 à 64 Stations de travail : 12 à 96 Serveurs : 16 à 128
Socket(s)	PC de bureau : AM5Socket AM5 HEDT/Stations de travail : sTR5 (en) Serveurs : SP5 (en), SP6 (en)

Architecture et classification

Architecture	AMD64 (x86-64)

Produits, modèles, variantes

Marques	Ryzen Threadripper Epyc
Variantes	PC de bureau : Raphael, Phoenix (APUs HEDT/Stations de travail : Storm Peak PC portables fins et légers : Phoenix, Hawk Point Ultra portables : Dragon Range Serveurs : Genoa, Genoa-X

Historique

Zen 3
Zen 3+ Zen 5

Zen 4 est le nom de code d’une microarchitecture de CPU conçue par AMD, sortie le 27 septembre 2022. Il est le successeur de Zen 3 et utilise le procédé N6 de TSMC pour les puces d’E/S, le procédé N5 pour les CCD et le procédé N4 pour les APU. Zen 4 équipe les processeurs de PC de bureau Ryzen 7000 (nom de code « Raphael »), les APU de bureau grand public de la série Ryzen 8000G (nom de code « Phoenix ») et les processeurs HEDT et de stations de travail Ryzen Threadripper série 7000 (nom de code « Storm Peak »). Il est également utilisé dans les processeurs pour ultraportables (nom de code « Dragon Range »), les processeurs pour portables fins et légers (noms de code « Phoenix » et « Hawk Point »), ainsi que les processeurs de serveur Epyc 8004/9004 (noms de code « Siena », « Genoa » et « Bergamo »).

Description

Comme son prédécesseur, Zen 4 dans ses variantes de bureau Ryzen est composé d’une ou deux puces "Core Complex" (CCD) fabriquées avec le procédé 5 nm de TSMC et d’une puce d’E/S fabriquée avec le procédé 6 nm. Auparavant, la puce d’E/S de Zen 3 était fabriquée avec le procédé 14 nm de GlobalFoundries pour Epyc et 12 nm pour Ryzen. La puce d’E/S de Zen 4 inclut pour la première fois un processeur graphique intégré RDNA 2 (en) sur une architecture Zen. Zen 4 marque la première utilisation du procédé 5 nm pour les processeurs de bureau x86.

Sur toutes les plates-formes, Zen 4 ne prend en charge que la mémoire DDR5 et LPDDR5X sur PC portables, la prise en charge de la DDR4 et de la LPDDR4X ayant été abandonnée. De plus, Zen 4 prend en charge les nouveaux profils SPD (en) AMD EXPO pour un réglage plus complet de la mémoire et un overclocking par les fabricants de RAM. Contrairement au XMP d’Intel, EXPO est commercialisé comme une norme ouverte, sans licence et libre de droits pour décrire les paramètres du kit de mémoire, tels que la fréquence de fonctionnement, les timings et les tensions. Il permet d’encoder un ensemble plus large de timings pour obtenir de meilleures performances et une meilleure compatibilité. Cependant, les profils de mémoire XMP sont toujours pris en charge. EXPO peut également prendre en charge les processeurs Intel.

Tous les processeurs de bureau Ryzen disposent de 28 lignes PCI Express 5.0 (24 utilisables + 4 réservées). Cela signifie qu’un GPU discret peut être connecté par 16 lignes PCIe ou deux GPU par 8 lignes PCIe chacun. De plus, il existe désormais des interfaces PCIe 2 x 4 lignes, le plus souvent utilisées pour les périphériques de stockage M.2. Les fabricants de cartes mères peuvent configurer si les lignes reliant les GPU dans les emplacements physiques x16 sont configurées en PCIe 4.0 ou en PCIe 5.0. Enfin, 4 lignes PCIe 5.0 sont réservées à la connexion de la puce ou du chipset du pont sud.

Zen 4 est la première microarchitecture AMD à prendre en charge l’extension de jeu d’instructions AVX-512. La plupart des instructions vectorielles de 512 bits sont divisées en deux et exécutées en interne par les unités d’exécution SIMD de 256 bits. Les deux moitiés s’exécutent en parallèle sur une paire d’unités d’exécution et sont toujours suivies en tant que micro-OP unique (à l’exception des stockages), ce qui signifie que la latence d’exécution n’est pas doublée par rapport aux instructions vectorielles 256 bits. Il y a quatre unités d’exécution de 256 bits, ce qui donne un débit maximal de deux instructions vectorielles de 512 bits par cycle d’horloge, par exemple une multiplication et une addition. Le nombre maximal d’instructions par cycle d’horloge est doublé pour les vecteurs de 256 bits ou moins. Les unités de chargement et de stockage sont également de 256 bits chacune, ce qui permet de conserver le débit d’un maximum de deux chargements de 256 bits ou d’un stockage par cycle pris en charge par Zen 3. Cela se traduit par un maximum d’un chargement de 512 bits par cycle ou d’un stockage de 512 bits en deux cycles.

Autres fonctionnalités et améliorations par rapport à Zen 3 :

• La taille de la mémoire tampon de cible de branchement (en) L1 (BTB) a été augmentée de 50 %, pour atteindre 1500 entrées. Chaque entrée est désormais capable de stocker jusqu’à deux cibles de branchement, à condition que le premier branchement soit une branchement conditionnel et que le deuxième branchement se trouve dans la même ligne de cache alignée de 64 octets que le premier.
• Le BTB L2 est augmenté à 7000 entrées.
• Amélioration des prédicteurs de branchement directs et indirects.
• IBRS (Indirect Branch Restricted Speculation) automatique, où le mode spéculatif restreint au branchement indirect est automatiquement activé et désactivé lorsque le contrôle entre et sort de l’anneau 0 (mode "noyau"). Cela réduit le coût des transitions entre l’utilisateur et le "noyau".
• La taille du cache des OP a été augmentée de 68 %, pour atteindre 6750 OP. Le cache des OP est désormais capable de produire jusqu’à 9 macro-OP par cycle (au lieu de 6).
• La taille du tampon de réorganisation (en) (ROB) est augmentée de 25 %, pour atteindre 320 instructions.
• Le fichier de registres d’entiers passe à 224 registres, le fichier de registres FP/vectoriel passe à 192 registres. Le fichier de registres FP/vectoriel a été élargi à 512 bits pour prendre en charge AVX-512. Ajout d’un nouveau fichier de registres de masques, capable de stocker 68 registres de masques.
• La taille de la file d’attente de chargement est augmentée de 22 %, passant à 88 chargements en attente.
• Le cache L2 est doublé, passant de 512 Kio à 1 Mio par cœur, de type associatif à 8 voies.
• ~13 % d’augmentation de l'IPC en moyenne.
• Fréquence maximale de cœur allant jusqu'à 5,7 GHz.
• Les vitesses de mémoire jusqu’à DDR5-5200 et LPDDR5X-7500 sont officiellement prises en charge.
• Dans les processeurs pour PC de bureau Ryzen 7000 et les processeurs pour portables Ryzen 7045, le GPU intégré contient deux unités de calcul RDNA 2 fonctionnant jusqu’à 2,2 GHz.